

Esercizio 1

Si esegua il progetto di un convertitore di codice BCD / 7 segmenti, secondo le seguenti specifiche:

"()"

661 ??

"?"



"3"

"4"



Il metodo di sintesi della rete di costo minimo basato su mappe di Karnaugh ...







$$\mathbf{a} = \mathbf{D'C'B'A + CA'} \qquad \qquad \mathbf{b} = \mathbf{CB'A + CBA'} \qquad \qquad \mathbf{c} = \mathbf{C'BA'}$$

... Il metodo di sintesi della rete di costo minimo basato su mappe di Karnaugh











$$\mathbf{f} = \mathbf{D'C'A} + \mathbf{BA} + \mathbf{C'B}$$

 $\mathbf{e} = \mathbf{A} + \mathbf{C}\mathbf{B'}$

$$\mathbf{g} = \mathbf{D'C'B'} + \mathbf{CBA}$$

Risposta della rete di costo minimo a configurazioni non previste dal codice BCD







la rete di costo minimo non consente la rilevazione di alcuna configurazione di ingresso "illecita" Progetto della rete in grado di rilevare le configurazioni di ingresso illecite ...

Alle configurazioni illecite devono corrispondere sul display simboli diversi da quelli previsti per le configurazioni lecite; in particolare il display deve essere spento per la configurazione DCBA = 1111.

Quest'ultima specifica richiede di risintetizzare soltanto le funzioni

a, b, c.



... Progetto della rete in grado di rilevare le configurazioni di ingresso illecite

In dipendenza delle espressioni selezionate per le funzioni a, b, c si ottengono così otto reti (R_1 , R_2 , ..., R_8), tutte della medesima complessità, caratterizzate dallo stesso comportamento sia per le configurazioni di ingresso previste dal codice BCD, sia per la configurazione DCBA = 1111 (display spento).

$\mathbf{R}_1 : \mathbf{a}_1 \mathbf{b}_1 \mathbf{c}_1 \mathbf{d} \mathbf{e} \mathbf{f} \mathbf{g}$	\mathbf{R}_5 : \mathbf{a}_2 \mathbf{b}_1 \mathbf{c}_1 \mathbf{d} \mathbf{e} \mathbf{f} \mathbf{g}
\mathbf{R}_2 : $\mathbf{a}_1 \mathbf{b}_1 \mathbf{c}_2 \mathbf{d} \mathbf{e} \mathbf{f} \mathbf{g}$	\mathbf{R}_{6} : \mathbf{a}_{2} \mathbf{b}_{1} \mathbf{c}_{2} \mathbf{d} \mathbf{e} \mathbf{f} \mathbf{g}
\mathbf{R}_3 : $\mathbf{a}_1 \mathbf{b}_2 \mathbf{c}_1 \mathbf{d} \mathbf{e} \mathbf{f} \mathbf{g}$	\mathbf{R}_7 : $\mathbf{a}_2 \mathbf{b}_2 \mathbf{c}_1 \mathbf{d} \mathbf{e} \mathbf{f} \mathbf{g}$
\mathbf{R}_4 : $\mathbf{a}_1 \mathbf{b}_2 \mathbf{c}_2 \mathbf{d} \mathbf{e} \mathbf{f} \mathbf{g}$	\mathbf{R}_8 : \mathbf{a}_2 \mathbf{b}_2 \mathbf{c}_2 d e f g

Il comportamento è lo stesso anche per la configurazione DCBA = 1110, poiché i segmenti a, b, c sono comunque spenti, indipendentemente dalle espressioni selezionate. Il simbolo corrispondentemente visualizzato è:





... Scelta della rete "ottimale"



Le soluzioni R_1 , R_2 , R_4 , R_6 e R_8 vanno scartate, in quanto non consentono la rilevazione di tutte le configurazioni di ingresso illecite.



Le soluzioni R_3 , $R_5 \in R_7$ vanno bene, in quanto consentono la rilevazione di tutte le configurazioni di ingresso illecite, peraltro con simboli tutti diversi fra loro.



Quale scegliere allora, visto che hanno tutte la medesima complessità e velocità di elaborazione ???

La soluzione R₇, che richiede un minore consumo di energia (17 segmenti globalmente accesi, anziché 18) per visualizzare le configurazioni illecite. Questa è la soluzione adottata nei circuiti integrati SN 7446, 7447, 7448, 7449 !!!



I gate aggiuntivi previsti nella soluzione integrata servono per conseguire ulteriori funzionalità, derivabili da specifici segnali di ingresso-uscita (tutti attivi a livello logico 0), ed elencate in ordine di priorità decrescente:







Occorre generare internamente un segnale di richiesta di spegnimento del display (Blanking Input Request (BIR')), attivo (valore logico 0) solo se BI' = 0, oppure se RBI' = 0, DCBA = 0000 e LT' = 1 (LT' è prioritario rispetto a RBI'). Corrispondentemente si deve avere RBO' = 0.



la gestione dei segnali BIR' e LT'









Esercizio 2

La relazione di ingresso-uscita di una rete combinatoria caratterizzata da 5 segnali di ingresso (a, b, c, d, e) e da 1 segnale di uscita (z), è definita dalla seguente espressione:

 $z (a,b,c,d,e) = \sum_{5} m (2,7,12,13,18,20,24,25,27; 0,3,8,10,16,22,26,28,29,30)$

o, equivalentemente, dalla seguente mappa di Karnaugh:

Corrispondenza tra le configurazioni delle variabili indipendenti a, b, c, d, e (in base 2 e in base 10) e le celle della mappa:

ab/cde	000	001	011	010	100	101	111	110
00	0	1	3	2	4	5	7	6
01	8	9	11	10	12	13	15	14
11	24	25	27	26	28	29	31	30
10	16	17	19	18	20	21	23	22



Si individuino le espressioni minime SP e PS applicando i metodi di Petrick e di Quine-McCluskey.

		RR ₀			RR ₁			RR ₂			RR ₃	
i metodi di Petrick e	g0	00000	Ö	g0	000-0	Ö	g0	0-0-0	Ö	g0	0-0	G ₃
di Ouino McCluskov	g 1	00010	Ő		0-000	Ő		-00-0	Ö	g 1	10	H ₃
ul Quille-McCluskey		01000	0 Ä	<i>.</i>	-0000	0	<i>a</i> .	000	0 ö			
(espressione SP)	go	00011	U Ä	81	0-010	а <u>1</u> Й	81	-10-0	U Ä			
	82	01010	Ö		-0010	Ö		-1-00	C_2			
STEP 1: Individuazione di		01100	Ö		010-0	Ö		100	Ö			
<i>tutti</i> i raggruppamenti		10010	Ö		01-00	Ö		1-0-0	Ö			
rottangolari primi		10100	Ö		-1000	Ö		100	Ö			
Tettangolari prim		11000	Ö		100-0	Ö	g 2	-110-	D2			
	g 3	00111	0		10-00	0		110	0			
Colonna RR_k (k=0,1,2,3):		10110	Ö	đo	1-000	U B₁		1-1-0	U Fa			
insieme dei raggruppamenti		11001	U Ä	52	-1010	р Г		11-0-	LZ F9			
rottangolari di ordina k		11010	Ö		0110-	Ö		110	Ö			
rettangolari ur orume k		11100	Ö		-1100	Ö			•			
costituiti da celle contenenti	g 4	11011	Ö		10-10	Ö						
il valore 1 o		11101	Ö		1-010	Ö]					
		11110	Ö		101-0	Ö				Ö:		
In ogni insieme i					1-100	0		a	r r		mor	. + 0
raggruppamenti sono						0 Ö	[ayyı	up	ppa	mer	110
raggruppamenti sono					11-00	U Ä	r	etta	ng	ola	ire n	on
partizionati in gruppi g _n				g 3	-1101	Ö			pr	im	0	
(n=0,1,2,) in base al					1-110	Ö			•			
numero n di variabili che					110-1	Ö		". ("	=	A,B	;.C	.):
assumono il valore 1				<u> </u>	11-01	Ö	 r	. suui	rur	, na	mer	, ito
					11-10	ŬÄ	╎╷╹	~ 33	+~.			
neir ambito di tutte le celle di					1110-	Ö		ret	ial	ngo	Jiare	,
un raggruppamento.					111-0	Ö	F	orimo	b d	i o	rdin	e k





Il metodo di Quine-McCluskey

(espressione SP)

Selezione ai fini della copertura delle righe essenziali $B_1 D_2 E_2 H_3$. Rimozione dalla tabella di copertura delle righe essenziali e delle colonne 7 12 13 18 20 24 25 27 da esse coperte.



Rimozione delle righe C_2 , F_2 (raggruppamenti che coprono celle già coperte dall'unione dei raggruppamenti essenziali).

101 111 110 Selections del regarupper	110	111	101	100	010	011	001	000	ab/cde
7 Selezione dei raggruppar		7				-		-	00
13 G ₃ in quanto di ordin			13	12	-			-	01
superiore. Copertura mil	-		-	-	-	27	25	24	11
$= B_1 D_2 E_2 G_3 H_3.$	-			20	18				10

Espressione minima: z=a'b'de+bcd'+abc'+c'e'+ae'

(espressione SP)

STEP 3: Soluzione per via algebrica del

problema della copertura

configurazioni (in base 10)
delle celle per cui z = 1

		2	7	12	13	18	20	24	25	27
	A ₁	X								
elle o -	B ₁		X							
- ce	C ₂			X				X		
i di I	D2			X	X					
ui ,	E2							X	X	X
k pi	F ₂							X	X	
RF ре	G ₃	X				X		X		
	H ₃					х	х	X		

Coperture irridondanti:

Espressione minima: z=a'b'de+bcd'+abc'+c'e'+ae'

I metodi di Petrick e di Quine-McCluskey (espressione PS)

STEP 1: Individuazione di *tutti* i raggruppamenti rettangolari primi

Colonna RR_k (k=0,1,2): insieme dei raggruppamenti rettangolari di ordine k costituiti da celle contenenti il valore 0 o -.

		RR ₀			RR ₁			RR ₂	
	go	00000	Ö	g o	0000-	Ö	g o	00-0-	B 2
	g1	00001	Ö		00-00	Ö		- 000 -	C 2
		00100	Ö		0-000	Ö		0-00-	D 2
		01000	Ö		-0000	Ö	g1	0-0-1	E 2
		10000	Ö	g1	000-1	Ö		- 00 - 1	F ₂
	g 2	00011	Ö		00-01	Ö		- 0 - 0 1	G 2
		00101	Ö		0-001	Ö		010	H 2
		00110	Ö		-0001	Ö	g 2	110	I ₂
		01001	Ö		0010-	Ö		01-1-	L 2
		01010	Ö		001-0	A 1		- 1 - 1 0	M 2
		10001	Ö		010-0	Ö		101	N 2
	g3	01011	Ö		0100-	Ö	g3	-111-	02
		01110	Ö		1000-	Ö		1-1-1	P 2
		10011	Ö	g 2	0-011	Ö		111	Q 2
		10101	Ö		-0011	Ö		1-11-	R 2
		10110	Ö		-0101	Ö			
		11010	Ö		0-110	Ö			
		11100	Ö		-0110	Ö			
	g 4	01111	Ö		0101-	Ö			
		10111	Ö		010-1	Ö			
		11101	Ö		01-10	Ö			
		11110	Ö		-1010	Ö			
	g 5	11111	Ö		100-1	Ö			
			<u></u>		10-01	Ö			
er	nti <	sono		g 3	01-11	Ö			
<u> </u>					0111-	Ö			
,1	,2,) in			-1110	Ö			
:		-			10-11	Ö			
	cn	e			101-1	Ö			
+~	i h	++++~			1011-	Ö			
ιU	u ul	lulle			11-10	Ö			
ļ	cir	nholi			1-110	Ö			
•	311				1110-	Ö			
ızi	anc	Di			111-0	Ö			
		- 11:		g 4	-1111	Ö			
a	que	2111			1-111	Ö			
`	-				111-1	Ö			
ナ.					1111-	Ö			

In ogni insieme i raggruppamenti sono partizionati in gruppi g_n (n=0,1,2,...) in base al numero n di variabili che assumono il valore 1 nell'ambito di tutte le celle di un raggruppamento. I simboli $\mathbf{\ddot{O}}$ e "_k ("=A,B,C,...) differenziano i raggruppamenti non primi da quelli primi, rispettivamente.





Il metodo di Quine-McCluskey (espressione PS)





celle la cui copertura discende automaticamente dalla copertura di altre celle

Il metodo di Quine-McCluskey (espressione PS)

RR primi residui

2ª tabella di copertura ridotta



Rimozione delle righe dominate D₂ Í E₂, F₂ Í N₂, Q₂ Í P₂, R₂ Í P₂. La riga I₂, pur essendo dominata dalla riga A₁, non deve essere rimossa perché l'ordine (2) del relativo raggruppamento è maggiore dell'ordine (1) del raggruppamento associato alla riga dominante.

19 21 31 11 15 23 5 6 9 4 A₁ Х Х **B**₂ Х X D₂ X E₂ х X F₂ Х G₂ х х H₂ х X I2 Х L₂ X X N₂ x X Х 02 X Х **P**₂ X X X Q_2 Х R₂ х X ab/cde 000 001 011 010 100 101 111 00 5 6 4 9 11 15 01 14 31 11 23 10 17 19 21

celle residue

II metodo di Quine-McCluskey (espressione PS)

3^a tabella di copertura ridotta

Selezione della riga ora essenziale N₂. Rimozione di tale riga e delle colonne da essa coperte 19 21 23.

Rimozione della colonna dominante 11 **Ê** 9.

4ª tabella di copertura ridotta

Rimozione delle righe dominate $G_2 I B_2$, $L_2 I O_2$, P_2 $I O_2$ ($I_2 I A_1$, ma di ordine superiore).

celle residue





		4	5	6	9	15	31
	A ₁	X		X			
÷	B ₂	X	x				
lidu	E ₂				x		
res	G ₂		x				
Ē	H ₂				x		
pri	I2			X			
SR	L2					x	
	02					X	x
	P ₂						x

II metodo di Quine-McCluskey (espressione PS)

5^a tabella di copertura ridotta

Selezione delle righe ora essenziali $B_2 e O_2$. Rimozione di tali righe e delle colonne da essa coperte 4 5 15 31.

6^a tabella di copertura ridotta

Selezione della riga I_2 per la copertura della colonna 6 (A_1 è di ordine inferiore) e di E_2 o H_2 per la copertura della colonna 9. celle residue

		4	5	6	9	15	31
.in	A ₁	X		X			
sid	B ₂	X	X				
Le	E ₂				x		
Щ	H ₂				x		
pr	I2			x			
RR	02					X	X

	celle residue					
dui		6	9			
esi	A ₁	X				
ц.	E ₂		x			
Drin	H ₂		x			
R L	I2	X				

Il metodo di Quine-McCluskey (espressione PS)

Coperture minime: $\{N_2 B_2 O_2 I_2 E_2\}, \{N_2 B_2 O_2 I_2 H_2\}$

Espressioni minime: z=(a'+b+e')(a+b+d)(b'+c'+d')(c'+d'+e)(a+c+e')z=(a'+b+e')(a+b+d)(b'+c'+d')(c'+d'+e)(a+b'+c)



(espressione PS)

STEP 3: Soluzione per via algebrica del problema della copertura



 $\begin{array}{l} \textbf{Coperture irridondanti:} \\ \textbf{(B}_2 + \textbf{C}_2 + \textbf{D}_2 + \textbf{E}_2 + \textbf{F}_2 + \textbf{G}_2) \ \textbf{(A}_1 + \textbf{B}_2) \ \textbf{(B}_2 + \textbf{G}_2) \ \textbf{(A}_1 + \textbf{I}_2) \ \textbf{(D}_2 + \textbf{E}_2 + \textbf{H}_2) \\ \textbf{(E}_2 + \textbf{H}_2 + \textbf{L}_2) \ \textbf{(I}_2 + \textbf{L}_2 + \textbf{M}_2 + \textbf{O}_2) \ \textbf{(L}_2 + \textbf{O}_2) \ \textbf{(C}_2 + \textbf{F}_2 + \textbf{G}_2 + \textbf{N}_2) \ \textbf{(F}_2 + \textbf{N}_2) \\ \textbf{(G}_2 + \textbf{N}_2 + \textbf{P}_2) \ \textbf{(N}_2 + \textbf{P}_2 + \textbf{R}_2) \ \textbf{(O}_2 + \textbf{P}_2 + \textbf{Q}_2 + \textbf{R}_2) = \end{array}$

(espressione PS)

$$\begin{array}{l} (\mathsf{B}_{2}+\mathsf{C}_{2}+\mathsf{D}_{2}+\mathsf{E}_{2}+\mathsf{F}_{2}+\mathsf{G}_{2})\;(\mathsf{A}_{1}+\mathsf{B}_{2})\;(\mathsf{B}_{2}+\mathsf{G}_{2})\;(\mathsf{A}_{1}+\mathsf{I}_{2})\;(\mathsf{D}_{2}+\mathsf{E}_{2}+\mathsf{H}_{2})\\ (\mathsf{E}_{2}+\mathsf{H}_{2}+\mathsf{L}_{2})\;(\mathsf{I}_{2}+\mathsf{L}_{2}+\mathsf{M}_{2}+\mathsf{O}_{2})\;(\mathsf{L}_{2}+\mathsf{O}_{2})\;(\mathsf{C}_{2}+\mathsf{F}_{2}+\mathsf{G}_{2}+\mathsf{N}_{2})\;(\mathsf{F}_{2}+\mathsf{N}_{2})\\ (\mathsf{G}_{2}+\mathsf{N}_{2}+\mathsf{P}_{2})\;(\mathsf{N}_{2}+\mathsf{P}_{2}+\mathsf{R}_{2})\;(\mathsf{O}_{2}+\mathsf{P}_{2}+\mathsf{O}_{2}+\mathsf{R}_{2})=\\ (\mathsf{A}_{1}+\mathsf{B}_{2})\;(\mathsf{B}_{2}+\mathsf{G}_{2})\;(\mathsf{A}_{1}+\mathsf{I}_{2})\;(\mathsf{D}_{2}+\mathsf{E}_{2}+\mathsf{H}_{2})\;(\mathsf{E}_{2}+\mathsf{H}_{2}+\mathsf{L}_{2})\;(\mathsf{L}_{2}+\mathsf{O}_{2})\;(\mathsf{F}_{2}+\mathsf{N}_{2})\\ (\mathsf{G}_{2}+\mathsf{N}_{2}+\mathsf{P}_{2})\;(\mathsf{N}_{2}+\mathsf{P}_{2}+\mathsf{R}_{2})\;(\mathsf{O}_{2}+\mathsf{P}_{2}+\mathsf{Q}_{2}+\mathsf{R}_{2})=\\ \end{array}$$

 $(A_1 + B_2 I_2) (B_2 + G_2) (E_2 + H_2 + D_2 L_2) (L_2 + O_2) (F_2 + N_2) (N_2 + P_2 + G_2 R_2)$ $(O_2 + P_2 + O_2 + R_2) =$

> /* Coperture irridondanti che coinvolgono 7 raggruppamenti rettangolari primi */

 $\begin{array}{l} \mathsf{A}_1\mathsf{B}_2\mathsf{E}_2\mathsf{L}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \mathsf{A}_1\mathsf{B}_2\mathsf{E}_2\mathsf{O}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \mathsf{A}_1\mathsf{B}_2\mathsf{H}_2\mathsf{L}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \\ \mathsf{A}_1\mathsf{B}_2\mathsf{H}_2\mathsf{O}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \mathsf{A}_1\mathsf{B}_2\mathsf{D}_2\mathsf{L}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \mathsf{B}_2\mathsf{I}_2\mathsf{E}_2\mathsf{L}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \\ \mathsf{B}_2\mathsf{I}_2\mathsf{E}_2\mathsf{O}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \mathsf{B}_2\mathsf{I}_2\mathsf{H}_2\mathsf{L}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \mathsf{B}_2\mathsf{I}_2\mathsf{H}_2\mathsf{O}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \\ \mathsf{B}_2\mathsf{I}_2\mathsf{D}_2\mathsf{L}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \\ \mathsf{B}_2\mathsf{I}_2\mathsf{D}_2\mathsf{L}_2\mathsf{F}_2\mathsf{G}_2\mathsf{R}_2 + \end{array}$

(espressione PS)

/* Coperture irridondanti che coinvolgono 6 raggruppamenti rettangolari primi */

 $A_1B_2E_2O_2F_2P_2 + A_1B_2H_2L_2N_2P_2 + A_1B_2H_2L_2N_2R_2 + A_1B_2H_2L_2N_2Q_2 + A_1B_2H_2N_2Q_2 + A_1B_2N_2Q_2 + A_1B$ $A_1B_2H_2L_2F_2P_2 + A_1B_2H_2O_2F_2P_2 + A_1B_2D_2L_2N_2P_2 + A_1B_2D_2L_2N_2R_2 + A_1B_2D_2R_2 + A_1B_2R_2 + A_1B_2 + A_1B_2R_2 + A_1B_2 + A_1B_2R_2 + A_1B_2 + A_1B_2R_2$ $A_1B_2D_2L_2N_2O_2 + A_1B_2D_2L_2N_2O_2 + A_1B_2D_2L_2F_2P_2 + A_1G_2E_2L_2N_2P_2 + A_1G_2E_2N_2P_2 + A_1G_2N_2P_2 + A$ $A_1G_2E_2L_2N_2R_2 + A_1G_2E_2L_2N_2Q_2 + A_1G_2E_2L_2F_2P_2 + A_1G_2E_2L_2F_2R_2 + A_1G_2E_2R_2 + A_1G_2R_2 + A$ $A_1G_2E_2O_2F_2P_2 + A_1G_2E_2O_2F_2R_2 + A_1G_2H_2L_2N_2P_2 + A_1G_2H_2L_2N_2R_2 + A_1G_2H_2R_2 + A$ $A_1G_2H_2L_2N_2Q_2 + A_1G_2H_2L_2F_2P_2 + A_1G_2H_2L_2F_2R_2 + A_1G_2H_2O_2F_2P_2 + A_1G_2H_2O_2F_2O_2F_2P_2 + A_1G_2H_2O_2F_2O_2F_2P_2 + A_1G_2H_2O_2F_2O$ $A_1G_2D_2L_2N_2Q_2 + A_1G_2D_2L_2F_2P_2 + A_1G_2D_2L_2F_2R_2 + B_2I_2E_2L_2N_2P_2 + B_2I_2E_2N_2P_2 + B_2I_2P_2 + B$ $B_{2}I_{2}E_{2}L_{2}N_{2}R_{2}+B_{2}I_{2}E_{2}L_{2}N_{2}Q_{2}+B_{2}I_{2}E_{2}L_{2}F_{2}P_{2}+B_{2}I_{2}E_{2}O_{2}F_{2}+B_{2}I_{2}O_{2}F_{2}+B_{2}I_{2}O_{2}F_{2}+B_{2}I_{2}O_{2}+B_{2}I_{2}+B_{2}+B_{2}I_{2}+B_{2}+B_{2}I_{2}+B_{$ $B_{2}I_{2}H_{2}L_{2}N_{2}P_{2}+B_{2}I_{2}H_{2}L_{2}N_{2}R_{2}+B_{2}I_{2}H_{2}L_{2}N_{2}Q_{2}+B_{2}I_{2}H_{2}L_{2}F_{2}P_{2}+$ $B_{2}I_{2}H_{2}O_{2}F_{2}P_{2}+B_{2}I_{2}D_{2}L_{2}N_{2}P_{2}+B_{2}I_{2}D_{2}L_{2}N_{2}R_{2}+B_{2}I_{2}D_{2}L_{2}N_{2}O_{2}+$ $B_{2}I_{2}D_{2}L_{2}N_{2}Q_{2}+B_{2}I_{2}D_{2}L_{2}F_{2}P_{2}+$

(espressione PS)

/* Coperture irridondanti che coinvolgono 5 raggruppamenti rettangolari primi */

 $\begin{array}{c} \mathsf{A}_1\mathsf{B}_2\mathsf{E}_2\mathsf{O}_2\mathsf{N}_2 + \mathsf{A}_1\mathsf{B}_2\mathsf{H}_2\mathsf{O}_2\mathsf{N}_2 + \mathsf{A}_1\mathsf{G}_2\mathsf{E}_2\mathsf{O}_2\mathsf{N}_2 + \mathsf{A}_1\mathsf{G}_2\mathsf{H}_2\mathsf{O}_2\mathsf{N}_2 + \\ \mathsf{B}_2\mathsf{I}_2\mathsf{E}_2\mathsf{O}_2\mathsf{N}_2 + \mathsf{B}_2\mathsf{I}_2\mathsf{H}_2\mathsf{O}_2\mathsf{N}_2 \end{array}$

La copertura minima va individuata nell'ambito di queste ultime 6 coperture irridondanti in quanto coinvolgono il numero minimo (5) di raggruppamenti rettangolari. Le prime 4 coperture non sono minime in quanto prevedono, a differenza delle ultime 2, un raggruppamento rettangolare (A_1) di ordine inferiore (1).

Coperture minime: $\{N_2 B_2 O_2 I_2 E_2\}, \{N_2 B_2 O_2 I_2 H_2\}$

Espressioni minime: z=(a'+b+e')(a+b+d)(b'+c'+d')(c'+d'+e)(a+c+e')z=(a'+b+e')(a+b+d)(b'+c'+d')(c'+d'+e)(a+b'+c)
Esercizio 3

Si definisca la struttura di una rete programmabile, costituita da MUX con k=2 bit di selezione e $2^{k}=4$ bit di programmazione, che consenta di sintetizzare m=3 funzioni combinatorie *qualsiasi* (z_1 , z_2 , z_3) di n=6 variabili indipendenti (a, b, c, d, e, f).

L'impiego di MUX comporta la realizzazione indipendente di ciascuna funzione combinatoria.

Ciascuna sottorete deve essere strutturata in maniera tale da dare luogo ad un comportamento equivalente a quello di un MUX con 6 bit di selezione e 2⁶=64 bit di programmazione.









Nel caso in esame (n=6, m=3, k=2) occorrono quindi complessivamente 63 MUX, 21 per ogni funzione combinatoria.

In generale, per sintetizzare mediante MUX a k bit di selezione una qualunque funzione combinatoria di n variabili indipendenti, con n mod k = 0, occorrono

L=n/k livelli di elaborazione;

in ogni livello, a partire dal 1°, intervengono rispettivamente 1, 2^k, 2^{2k}, ..., 2^{(L-1) k} MUX;

il numero complessivo di MUX è

$$\sum_{l=1}^{L} 2^{(l-1)k} = \frac{2^n - 1}{2^k - 1}$$



e se (n mod k) > 0 ???

Esempio: n=5, k=2 z_i (a,b,c,d,e)

Una prima soluzione: 2 variabili indipendenti (a, b) intervengono come bit di selezione al 1° livello, altre 2 (c, d) al 2° livello, e l'ultima (e) al 3° livello.

Metà dei bit di programmazione dei MUX che operano al 3° livello non sono utilizzati (vanno collegati indifferentemente al livello logico 0 o 1). Più convenientemente si possono utilizzare al 3° livello 16 MUX 2:1.

Occorrono 21 (5+16) MUX.



e se (n mod k) > 0 ???

Esempio: n=5, k=2 z_i (a,b,c,d,e)

Una seconda soluzione: 2 variabili indipendenti (a, b) intervengono come bit di selezione al 1° livello, 1 altra (c) al 2° livello, e le ultime 2 (d, e) al 3° livello.

Metà dei MUX che operano al 3° livello non sono più necessari. Metà dei bit di programmazione dei MUX che operano al 2° livello non sono utilizzati (vanno collegati al livello logico 0 o 1). Più convenientemente si possono utilizzare al 2° livello 4 MUX 2:1.

Occorrono 13 (9+4) MUX.



e se (n mod k) > 0 ???

Esempio: n=5, k=2 z_i (a,b,c,d,e)

Una terza soluzione: 1 sola variabile indipendente (a) interviene come bit di selezione al 1° livello, altre 2 (b, c) al 2° livello, e le ultime 2 (d, e) al 3° livello.

Metà dei MUX che operano sia al 2° che, di conseguenza, al 3° livello non sono più necessari. Metà dei bit di programmazione del MUX che opera al 1° livello non sono utilizzati (vanno collegati al livello logico 0 o 1). Più convenientemente si può utilizzare 1 MUX 2:1.

Occorrono 11 (10+1) MUX.

In generale, per " coppia (n, k) con n = i k + h, $i = en/k \hat{u} > 0$, $h = n \mod k > 0$, si hanno L=i+1 livelli di elaborazione. In ogni livello intervengono come bit di selezione k variabili indipendenti, ad eccezione di un livello l (l = 1, 2, ..., L) in cui le variabili sono solo h.



Al decrescere di l aumenta il numero di MUX 2^k:1, ma contemporaneamente diminuisce, ed in maniera più rilevante, il numero di MUX 2^h:1.



Al fine di ottenere la soluzione che coinvolge il minor numero di MUX conviene pertanto scegliere l=1, ovvero utilizzare un MUX del tipo 2^h:1 al 1° livello e MUX del tipo 2^k:1 nei successivi livelli:



Il numero complessivo di MUX che deriva dalla scelta **l**=1 è:

$$\begin{split} n_{\text{MUX}}(n,k) &= N_{\text{MUX}}(n,k,1) = 1 + \frac{2^{n} - 2^{h}}{2^{k} - 1} \quad (h = n \mod k > 0) \\ \\ \hline \text{tipologia MUX} \quad 2^{h}:1 \quad 2^{k}:1 \\ \hline \text{livello} \quad 1 \quad 2 \dots \text{én/ku} \end{split}$$

In particolare per h=0 il numero di MUX è (come già visto):

$$\mathbf{n}_{MUX}(n,k) = \frac{2^{n}-1}{2^{k}-1} \quad (h = n \mod k = 0)$$

tipologia MUX 2^k:1
livello 12...n/k

Dal momento che $n_{MUX}(n, k)$ diminuisce al crescere di k, conviene utilizzare MUX caratterizzati dal valore massimo di k: min { $n_{MUX}(n, k)$ } = $n_{MUX}(n, k_{max})$. La scelta k=k_{max} (ovvero k=4) risulta preferibile dal punto di vista del numero di chip necessari per la realizzazione della rete, anche se, all'aumentare di k, diminuisce il n° di MUX/chip ...



... ed aumentano le dimensioni , il n° di pin ed il consumo dei chip.



n

La scelta k=k_{max} consente infine di minimizzare anche il numero di livelli di elaborazione e, conseguentemente, il tempo di risposta della rete complessiva.



n



Esercizio 1

Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente, né può X cambiare di valore allorché E = 1. Z deve assumere il valore 0 allorché E = 0. Quando E = 1, Z deve assumere il valore 1 se e soltanto se X presenta lo stesso valore assunto nel precedente intervallo di attivazione di E.

Si determini:

- il diagramma degli stati della rete;
- la realizzazione di costo minimo della rete mediante NAND.



Diagramma degli stati primitivo (modello di Moore)

II diagramma degli stati può essere costruito considerando innanzitutto le diverse situazioni in cui può trovarsi ad operare la rete allorché in ingresso si ha E=0. Al di là del fatto che l'uscita Z deve comunque valere 0, occorre prevedere due distinte coppie di stati, contraddistinte dal valore (0 o 1) precedentemente assunto da X nell'ultimo intervallo di attivazione di E. Nell'ambito di ciascuna coppia, eventuali variazioni di X provocano semplicemente la transizione tra i due stati, stabili l'uno per EX=00, l'altro per EX=01.



Valore di X nell'ultimo intervallo di attivazione di E:



Supponiamo ora che E assuma il valore 1 e che X presenti lo stesso valore assunto nel precedente intervallo di attivazione di E. Per ciascuna coppia di stati già definiti occorre prevedere la transizione verso un nuovo stato caratterizzato da Z=1, dal quale si effettuerà poi la transizione opposta non appena E si riporterà a 0.



Supponiamo infine che, quando E assume il valore 1, X abbia un valore diverso da quello corrispondente al precedente intervallo di attivazione di E. Per ciascuna coppia di stati inizialmente definiti occorre prevedere la transizione verso un nuovo stato, caratterizzato ancora da Z=0, dal quale si transiterà poi nell'opportuno stato dell'altra coppia quando E si riporterà a 0.





Il valore dell'uscita di norma può non essere specificato durante le transizioni di stato cui corrisponde una variazione dell'uscita.

Tabella triangolare



Classi massime di compatibilità



Diagramma delle adiacenze e mappa di codifica (modello di Mealy)

Tabella delle transizioni

y_1y_2/EX	00	01	11	10
00	00,0	00,0	01,0	00,1
01	00,0	11,0	01,0	01,0
11	11,0	11,0	11,1	01,0
10	,-	,-	,-	,-
Y ₁ Y ₂ , Z				

Rete combinatoria di uscita mediante NAND

$$Z = y_1 E X$$
$$+ y_2' E X'$$

 $Z = (y_1 - E - X)$ - $(y_2' - E - X')$

Rete combinatoria di aggiornamento dello stato mediante NAND



 $Y_1 = y_1 E' + y_1 X + y_2 E' X = (y_1 - E') - (y_1 - X) - (y_2 - E' - X)$



 $Y_2 = y_2 X + y_2 E + E X + y_1 = (y_2 - X) - (y_2 - E) - (E - X) - y_1'$

Esercizio 2

Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso X, E, i quali non variano mai contemporaneamente, e da un segnale di uscita Z. La rete deve generare Z tenendo conto esclusivamente dei fronti di salita e di discesa presentati da X allorché E=1. In particolare Z deve assumere il valore 1 se il penultimo fronte significativo di X è stato un fronte di salita, il valore 0 se il penultimo fronte significativo di X è stato un fronte di discesa. Si identifichi:

- il diagramma degli stati della rete;
- la realizzazione di costo minimo della rete mediante NOR.



Un primo diagramma degli stati non primitivo (modello di Moore)

Il diagramma degli stati può essere costruito considerando innanzitutto le situazioni di ingresso caratterizzate da E=0, e ritenendo conseguentemente ininfluenti eventuali variazioni di X. Occorre prevedere quattro distinti stati, tutti stabili per XE=-0, ciascuno dei quali corrisponde ad una ben precisa combinazione degli ultimi due fronti significativi di X. Il penultimo fronte significativo di X associato a ciascuno stato ne individua univocamente il relativo valore di Z.



Supponiamo ora che E assuma il valore 1. Al fine di poter rilevare eventuali successive variazioni (ora significative) di X, occorre prevedere per ogni stato già definito la transizione verso due nuovi stati, caratterizzati dallo stesso valore di Z e stabili rispettivamente per X=0 e X=1:

Penultimo e ultimo fronte significativo di X:







II diagramma viene completato considerando infine variazioni di X in presenza del valore 1 di E, ed indicando coerentemente le transizioni di stato in base all'attuale ed al precedente fronte significativo di X.

XE = -0

A,0

11 01

01

01

01

-0

00

E,0

01

01

11

01

11

10⁄

I,0

11

10

-0

DX

01

11

11

01

1

-0

10/

HXI

11

G.0

10

00

NXI

01

¥ 20

<u>/00</u>

Penultimo e ultimo fronte significativo di X:

Tabella di flusso (modello di Mealy) e tabella triangolare



Classi massime di compatibilità

Tabella di flusso ridotta



Diagramma delle adiacenze e mappa di codifica

Α	Û	E	Û	L
		Ŷ		€
С	ţ	F	ţ	В
€		仓		
Μ	Û	Η	Û	D

У1У2/У3У4	00	01	11	10
00	А	E	L	-
01	С	F	В	-
11	М	Н	D	-
10	-	-	-	-

Tabella delle transizioni

y1y2y3y4/XE	00	01	11	10
0000	0000,0	0001,0	0000,0	0000,0
0001	0000,0	0001,0	0101,0	,-
0011	,-	0001,-	0011,1	0111,1
0010	,-	,-	,-	,-
0100	0100,0	1100,0	0101,0	0100,0
0101	0111,1	0101,1	0101,0	0100,0
0111	0111,1	0101,1	0011,1	0111,1
0110	,-	,-	,-	,-
1100	0100,0	1100,0	1101,-	,-
1101	,-	0101,1	1101,1	1111,1
1111	1111,1	1111,1	1101,1	1111,1
1110	,-	,-	,-	,-
1000	,-	,-	,-	,-
1001	,-	,-	,-	,-
1011	,-	,-	,-	,-
1010	,-	,-	,-	,-

 $\mathrm{Y}_{1}\mathrm{Y}_{2}\mathrm{Y}_{3}\mathrm{Y}_{4},\mathrm{Z}$

4 variabili di stato

Un secondo diagramma degli stati non primitivo (modello di Moore)

II diagramma può essere costruito in maniera alternativa partendo dalla constatazione che il valore di E è irrilevante se X non varia. Definiamo pertanto, per ognuna delle quattro combinazioni degli ultimi due fronti significativi del segnale X, una coppia di stati, l'uno stabile per XE=1-, l'altro per XE=0-. Il penultimo fronte significativo di X associato a ciascuno stato ne individua univocamente il relativo valore di Z.



Variazioni di X in presenza del valore 0 di E sono da intendersi non significative. Gli ultimi due fronti significativi di X rimangono quelli precedentemente assunti.



Il diagramma viene completato considerando infine variazioni di X in presenza del valore 1 di E, ed indicando coerentemente le transizioni di stato in base all'attuale ed al precedente fronte significativo di X.



Penultimo e ultimo fronte significativo di X:



Tabella di flusso (modello di Mealy)



Diagramma delle adiacenze e mappa di codifica


Tabella delle transizioni



3 (anziché 4) variabili di stato

La costruzione del diagramma degli stati in una forma non primitiva non necessariamente conduce all'identificazione dell'automa minimo.

La costruzione del diagramma degli stati in forma primitiva necessariamente conduce, una volta applicato l'algoritmo di riduzione, all'identificazione dell'automa minimo.

Il diagramma degli stati primitivo (modello di Moore)

Il diagramma primitivo è alquanto simile al primo diagramma non primitivo. Occorre soltanto *sdoppiare* i quattro stati A, B, C e D, stabili per le due configurazioni d'ingresso XE=10 e 00, ciascuno in una coppia di stati, l'uno stabile per XE=10, l'altro per XE=00.



L'applicazione dell'algoritmo di riduzione conduce immediatamente alla tabella di flusso minima, coincidente con quella associata al secondo diagramma non primitivo.

Rete combinatoria di costo minimo mediante NOR

Rete combinatoria di uscita

Z=y₁ direttamente dalla mappa di codifica degli stati

Rete combinatoria di aggiornamento dello stato





la mappa è istanziata due volte per motivi di leggibilità

 $(y_2 y_3 X)^ (y_1^{-}y_2^{-}X)^{-}$ $(y_2^- y_3'^- X'^- E)$



la mappa è istanziata due volte per motivi di leggibilità

 $(y_{2}'^{-}y_{3}^{-}X^{-}E)$

Esercizio 3

Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (X_1, X_2) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente, né possono essere contemporaneamente attivi (livello logico 1), né può X₂ attivarsi più di una volta fra due successive attivazioni di X₁. Z deve assumere il valore 0 quando X₁=0. Quando X₁=1, Z può assumere il valore 1 soltanto una volta ogni *due* attivazioni di X₁, e ciò se nell'intervallo di tempo precedente delimitato dal penultimo fronte di discesa di X₁ stesso, si è avuto un numero pari di attivazioni di X₂.

Si determini:

- il diagramma degli stati della rete;
- una possibile tabella delle transizioni minima priva di corse critiche.



Diagramma degli stati primitivo (modello di Moore)



II diagramma degli stati può essere costruito considerando inizialmente la configurazione di ingresso $X_1X_2=10$ e supponendo che essa corrisponda alla seconda attivazione del segnale X_1 . Occorre prevedere due distinti stati A e B, entrambi stabili per $X_1X_2=10$ e caratterizzati rispettivamente da Z=1 e Z=0, onde tener conto del fatto che il numero di attivazioni del segnale X_2 può essere stato in precedenza pari o dispari.

Allorché il segnale X₁ si disattiva, dagli stati A e B si transita nello stato C in attesa della prima attivazione di X₁, eventualmente preceduta da quella di X₂.

Numero di attivazioni di X₁:

Numero di attivazioni di X₂:



Lo stato C viene abbandonato non appena si attiva l'uno o l'altro segnale di ingresso. Occorre prevedere due distinte sequenze di stati (D, E, F, G e H, I rispettivamente) per tener traccia del fatto che la prima attivazione di X₁ sia stata o meno preceduta da quella di X₂.



Occorre ora prevedere l'eventuale attivazione di X₂ prima della seconda attivazione di X₁. Il numero di attivazioni di X₂ risulterà complessivamente pari se in precedenza ne è stata rilevata un'altra (transizione dallo stato G in I via L), dispari in caso contrario (transizione dallo stato I in G via M).



II diagramma viene completato prevedendo la seconda attivazione di X₁. Dallo stato I (nessuna o due attivazioni di X₂) occorre transitare in A, dallo stato G (una sola attivazione di X₂) in B.



Tabella di flusso (modello di Mealy) e tabella triangolare



Tabella di flusso minima

Diagramma delle adiacenze

			X	X ₂	
		00	01	11	10
	А	С,-	-,-	-,-	A,1
	В	C,0	-,-	-,-	B,0
	С	C,0	D,0	-,-	H,0
$\{D,E\}$	D	D,0	D,0	-,-	F,0
$\{F,M\}$	F	G,0	F,0	-,-	F,0
	G	G,0	Н,0	-,-	B,0
$\{H,L\}$	Н	I,0	H,0	-,-	H,0
	Ι	I,0	F,0	-,-	A,-

e mappa di codifica



stato	vincoli di	transizioni
	adiacenza	indirette
Α	A ⇔ C	
В	B ⇔ C	
	C ➡ D, C ➡ H	C 与 B ⇒ D
D	D ⇔ F	
F	F S G	R
G	G ⇔ H, G ⇔ B	$\langle \rangle$
С	C ⇔ D, C ⇔ H	C ⇔ B ⇔ D
D	D 🖙 F	
F	F ⇔ G	
G	G ⇔ H, G ⇔ B	
Н	H ⇒ I	*
1	I ⇔ F, I ⇔ A	Th

Un metodo più sistematico per individuare una codifica degli stati che non dia luogo a corse critiche consiste nell'esaminare i vincoli di adiacenza colonna per colonna, differenziandoli in "vincoli di adiacenza forti" e "vincoli di adiacenza deboli".

Tabella di flusso minima vincoli di adiacenza XX 01 11 00 10 deboli forti С,-A.1 А -,--,-C.0 В **B.0** -,--,-С C.0 D.0 H.0 -,-C ⇒ H D **F.0** {D,E} D.0 D.0 -,- $X_1X_2 = 10$ \xrightarrow{D} \xrightarrow{F} F G,0 F.0 F.0 {F,M} -,-B.0 G G,0 H.0 -,-Η I.0 H.0 $\{H,L\}$ H.0 -,-I ⇒ A T I.0 F.0 A.--,- $X_1X_2 = 00 \quad F \Rightarrow G$ $H \Rightarrow I$ A ⇔ C È sufficiente che uno dei due stati A, B sia B ⇔ C adiacente a C, non necessariamente entrambi C ⇒ D Esistono due condizioni di indifferenza che $X_1X_2 = 01$

possono essere utilizzate per transizioni indirette

G ⊑> H

| ⊏> F

Tabella di flusso minima

		$\mathbf{X}_{1}\mathbf{X}_{2}$								
		00	01	11	10					
	А	С,-	-,-	-,-	A,1					
	В	C,0	-,-	-,-	B,0					
	С	C,0	D,0	-,-	H,0					
${D,E}$	D	D,0	D,0	-,-	F,0					
$\{F,M\}$	F	G,0	F,0	-,-	F,0					
	G	G,0	Н,0	-,-	B,0					
${H,L}$	Н	I,0	H,0	-,-	H,0					
_	Ι	I,0	F,0	-,-	А,-					

Tabella delle transizioni

	$y_{1}y_{2}y_{3}/X_{1}X_{2}$	00	01	11	10					
А	000	010,-	100,0	,-	000,1					
Ι	001	001,0	101,0	,-	000,-					
Η	011	001,0	011,0	,-	011,0					
С	010	010,0	000,0	,-	011,0					
D	100	100,0	100,0	,-	101,0					
F	101	111,0	101,0	,-	101,0					
G	111	111,0	011,0	,-	110,0					
В	110	010,0	,-	,-	110,0					
	$Y_{1}Y_{2}Y_{3}$,Z									

Mappa di codifica

	vir	ncoli	di adiacenza	forti	
2	⇒	Н	D ⇔ F	G ⇔	В
	⇒	А	F ⊨> G	H⇔	I

$y_{1}^{\prime}/y_{2}^{\prime}y_{3}^{\prime}$	00	01	11	10
0	С	H C		A
1	D	F c	G G	B

tutte transizioni dirette



$y_{1}^{\prime}/y_{2}^{\prime}y_{3}^{\prime}$	00	01	11	10
0	A 🧲	」 I <	, н 🗲	C
1	D	F C	G G	B B

una transizione indiretta C \Rightarrow A \Rightarrow D

Esercizio 4

Si esegua l'analisi della seguente rete sequenziale asincrona, identificando una sintetica descrizione a parole del suo comportamento ed una rete ad essa equivalente.



Lo schema logico ridisegnato secondo il modello di riferimento





Espressioni delle variabili di stato interno futuro e di uscita in funzione delle variabili di stato interno presente e di ingresso







Esercizio 1

Gli accessi da parte di due processori $P_1 \in P_2$ ad una risorsa condivisa sono coordinati da una rete sequenziale sincrona (arbitro), caratterizzata da due segnali di ingresso $R_1 \in R_2$ (richiesta di accesso da parte di $P_1 \in P_2$), e da due segnali di uscita $C_1 \in C_2$ (consenso all'accesso per $P_1 \in P_2$). In assenza di richieste di accesso, l'arbitro deve mantenere disattivi (livello logico 0) sia C₁ che C₂. Se un processore presenta una richiesta di accesso allorché la risorsa condivisa è libera, l'arbitro deve prontamente attivare il relativo consenso, confermandolo poi per tutto il tempo di attivazione della richiesta stessa. Se un processore presenta una richiesta di accesso allorché la risorsa non è libera (conflitto di accesso), l'arbitro deve fornire il relativo consenso soltanto al completamento dell'accesso in corso. Richieste di accesso contemporanee da parte di P_1 e P_2 , infine, debbono essere gestite dall'arbitro in maniera tale da privilegiare il processore che per ultimo ha dovuto attendere a seguito di un conflitto di accesso. Nell'ipotesi che P_1 e P_2 , una volta attivata una richiesta di accesso, rimangano comunque in attesa del relativo consenso confermando la richiesta stessa, si determini:

- l'automa minimo dell'arbitro secondo il modello di Moore;
- una possibile realizzazione mediante FF-JK e gate elementari.

Diagramma degli stati (modello di Moore)

Il diagramma può essere costruito a partire dalla situazione corrispondente a risorsa libera e richieste di accesso disattive ($R_1R_2=00$). Occorre prevedere due distinti stati, entrambi caratterizzati da $C_1C_2=00$, per discriminare il processore che per ultimo ha atteso a seguito di un conflitto.

A fronte di una sola richiesta di accesso, da ciascuno stato si transiterà verso una nuova coppia di stati, l'uno caratterizzato da $C_1C_2=10$ (attivazione di R_1), l'altro da $C_1C_2=01$ (attivazione di R_2).



Non si ha conflitto anche nel caso in cui la richiesta di accesso alla risorsa condivisa da parte di un processore si manifesta nello stesso intervallo di clock in cui termina l'accesso da parte dell'altro processore. In tal caso il processore che per ultimo ha dovuto attendere a seguito di un conflitto di accesso continua ad essere quello precedentemente assunto.



Nel caso in cui la risorsa sia già occupata e si manifesti una richiesta di accesso da parte dello stesso processore che in precedenza ha dovuto attendere a seguito di un conflitto, occorre ritardare l'attivazione del relativo consenso fino al completamento dell'accesso in corso, e confermare tale processore come l'ultimo cui è stato temporaneamente negato l'accesso.



Similmente occorre operare nel caso in cui la risorsa sia già occupata e la richiesta di accesso pervenga da parte dell'altro processore. L'unica variante consiste nell'aggiornare lo stato in modo tale da riflettere quest'ultimo conflitto. Occorre infine prevedere le due transizioni di stato corrispondenti alla contemporanea attivazione di R₁ e R₂ alloorché la risorsa è libera. La precedenza nell'accesso deve essere attribuita al processore penalizzato nell'ultimo conflitto.



Tabella di flusso e tabella triangolare



		Tabella di flusso minima							M C	lappa odifi	a di ca	
			R_1	R_2								
		00	01	11	10	C_1C_2	y_0/y_1	y ₂ 00)	01	11	10
	Α	Α	D	F	С	00	0	A	\	D	-	С
	В	В	E	D	F	00	1	B		Е	-	F
	С	A	D	F	С	10				V	- 0	1
{DG}₌	≡ D	A	D	D	С	01] y (
	E	В	E	D	F	01	🔄 🛛 priorità di accesso: 🗌 (P1)					
{FH}≡	≡ F	В	E	F	F	10		(Г		γn		
							00	(r 	<u>172</u>	/ 11	10	$(C,C_{n})^{n}$
					Г	000	000	001		110	010	$\frac{(c_1 c_2)}{00}$
					-	000	000	001		001	010	00
					-	001	000	001		001	010	
-	Гаbe	lla de	elle		-	010	-			110	010	10
	trar	nsizio	ni	(y ₀ y ₁	y ₂) ⁿ	100	100	101		001	110	
	tiui		•••		-	100	100	101		001	110	00
					_	111	100	101			-	
					-	110	100	<u>-</u> 101		110	110	10
							100	(V ₂)		n+1	110	
								(\mathbf{y}_0)	1921	,		

Reti combinatorie di uscita e di aggiornamento dello stato

 $C_1^n = y_1^n$ $C_2^n = y_2^n$



 $J_0^n = (R_1 R_2 y_2')^n \qquad J_1^n = (R_1 R_2' + R_1 y_2' y_0')^n \qquad J_2^n = (R_2 R_1' + R_2 y_1' y_0)^n$ $K_0^n = (R_1 R_2 y_1')^n \qquad K_1^n = (R_1')^n \qquad K_2^n = (R_2')^n$

Esercizio 2

La posizione di un oggetto nel piano X, Y è definita dalle uscite di 2 contatori binari avanti-indietro (C_x , C_y) aventi base di conteggio 2^k: le uscite x_{k-1} , ..., x_1 , x_0 di C_x stabiliscono il valore della coordinata X, le uscite y_{k-1} , ..., y_1 , y_0 di C_y il valore della coordinata Y. Una rete sequenziale sincrona operante in base allo stesso clock dei contatori ha il compito di gestire i segnali E_x , E_y (secondo il modello di Mealy) e U_x/D_x' , U_y/D_y' (secondo il modello di Moore) dei contatori, in modo tale che l'oggetto descriva nel piano X, Y le due traiettorie indicate in figura, una di seguito all'altra e senza soluzione di continuità. Si determini l'automa minimo della rete ed una possibile realizzazione tramite FF-T e gate elementari, nell'ipotesi che siano disponibili in ingresso unicamente i segnali

$$Z_{x} = X_{k-1} \dots X_{1} X_{0} U_{x}/D_{x}' + X_{k-1}' \dots X_{1}' X_{0}' (U_{x}/D_{x}')',$$

$$Z_{x} = Y_{k-1} \dots Y_{1} Y_{0} U_{x}/D_{x}' + Y_{k-1}' \dots Y_{1}' Y_{0}' (U_{x}/D_{x}')',$$



In effetti occorre progettare una rete a due sole uscite $(E_x, U_x/D_x')$, in quanto si può direttamente imporre $U_y/D_y'=1$, dovendo il contatore C_y contare soltanto in avanti, ed assumere $E_y = E_x'$, non essendo mai i contatori contemporaneamente abilitati o disabilitati.

Evoluzione temporale dei segnali di ingresso e di uscita (k=2)



Diagramma degli stati

Il diagramma può essere costruito ipotizzando inizialmente che l'oggetto si trovi nell'origine del piano X, Y e che debba descrivere la prima traiettoria. A tal fine occorre eseguire nell'ordine i seguenti passi:

- abilitare il contatore C_x in avanti fino a che $X = X_{max}$;
- abilitare il contatore C_v per un intervallo di clock cosicché Y=Y+1;
- abilitare il contatore C_x all'indietro, fino a che $X = X_{min}$;
- incrementare il contatore C_y e ripetere i passi precedenti se $Y < Y_{max}$



1

Affinché l'oggetto descriva nel piano X, Y la seconda traiettoria, occorre selezionare la modalità di conteggio in avanti anche per il contatore C_x ed eseguire ordinatamente i seguenti passi:

- abilitare il contatore C_x fino a che $X = X_{max}$;
- abilitare il contatore C_y fino a che $Y = Y_{max}$;
- incrementare il contatore C_x cosicché X=X_{min};
- incrementare il contatore C_y cosicché $Y=Y_{min}$ (ritorno nell'origine).



Tabella di flusso e tabella delle transizioni





Reti combinatorie di aggiornamento dello stato e d'uscita

 $T_1^n = (Z_x' Z_y y_1 + Z_x Z_y y_2)^n$ $T_2^n = (Z_x y_1')^n$

 $E_x^{n} = (Z_x' Z_y' + Z_x' y_1' + Z_x Z_y y_1)^n$ $(U_x/D_x')^n = (y_2')^n$

Esercizio 3

Una rete sequenziale sincrona è caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z), entrambi sincroni. In ogni intervallo di clock l'uscita Z deve assumere il valore logico 1 soltanto se gli ultimi quattro valori di X costituiscono una palindrome. Si identifichi:

- l'automa minimo della rete secondo il modello di Mealy;
- una possibile realizzazione della rete con FF-D e gate elementari.

Χ	0	1	1	0	1	0	0	1	1	1	1	1	
Ζ				1	0	0	0	1	0	0	1	1	

Diagramma degli stati (modello di Mealy)

Occorre prevedere otto distinti stati, ciascuno dei quali identifica una ben precisa configurazione dei valori assunti da X nei tre precedenti intervalli di clock. Denotando gli stati direttamente con tali configurazioni binarie, ed assumendo che in esse i bit siano ordinati in modo tale che l'ultimo a destra si riferisca all'ultimo valore assunto da X, è immediato costruire il diagramma degli stati:



Tabella di flusso e tabella triangolare

	Х					
	0	1				
0	0,1	1,0				
1	2,0	3,0				
2	4,0	5,0				
3	6,1	7,0				
4	0,0	1,1				
5	2,0	3,0				
6	4,0	5,0				
7	6,0	7,1				



Classi di indistinguibilità

 $\{0\} \{1,5\} \{2,6\} \{3\} \{4\} \{7\}$

Tabella di flusso minima





Mappa di codifica

y ₃ /y ₂ y ₁	00	01	11	10
0	0	1	3	2
1	4	-	7	-

Tabella delle transizioni



$$(y_3y_2y_1)^{n+1}, Z$$
Reti combinatorie di aggiornamento dello stato e d'uscita



Quando i segnali di uscita $\underline{Z} = \{Z_1, Z_2, ..., Z_u\}$ di una rete sequenziale sincrona dipendono in ogni intervallo di clock direttamente dalle ultime k configurazioni dei segnali di ingresso $\underline{X} = \{X_1, X_2, ..., X_i\}$, è possibile eseguire il progetto in maniera rapida, strutturata e flessibile applicando il seguente



Applicazione del modello al problema in esame (i=u=1, k=4):



La flessibilità del modello

Se infatti la specifica di progetto richiedesse di attivare Z se non più gli ultimi 4, bensì gli ultimi k (" k) valori di X costituiscono una palindrome, basterebbe ricorrere ad un registro a scorrimento di k-1 bit ed adattare coerentemente il comparatore in uscita:



Esercizio 4

Una rete sequenziale sincrona è caratterizzata da quattro segnali di ingresso (X_3, X_2, X_1, X_0) e da un segnale di uscita (Z), tutti sincroni. In ogni intervallo di clock la rete riceve in ingresso una cifra decimale codificata in BCD (X₃ rappresenta il bit più significativo, X₀ il bit meno significativo). L'uscita della rete nel generico n-esimo intervallo di clock (Zⁿ) dipende dalle ultime tre cifre applicate in ingresso (Nⁿ, Nⁿ⁻¹, Nⁿ⁻²). In particolare Zⁿ=1 se una soltanto o tutte e tre le cifre sono prime. In caso contrario Zⁿ=0.



In realtà, ai fini della generazione del segnale di uscita Z non è necessario memorizzare direttamente le cifre applicate in ingresso e quindi procedere alla loro elaborazione. Si può più convenientemente preelaborare ciascuna cifra, verificando se soddisfa o meno la proprietà richiesta (ovvero se è prima), e memorizzare solo il risultato di tale verifica:



La capacità di memoria ora richiesta è pari al 25%. La rete combinatoria RC non è più inutilmente replicata.

La soluzione è immediatamente configurabile per qualunque valore di k (basta ricorrere ad un registro a scorrimento di k-1 bit ed adattare coerentemente il solo generatore di parità). Quando i segnali di uscita $\underline{Z} = \{Z_1, Z_2, ..., Z_u\}$ di una rete sequenziale sincrona dipendono in ogni intervallo di clock da una qualche proprietà associata alle ultime k configurazioni dei segnali di ingresso $\underline{X} = \{X_1, X_2, ..., X_i\}$, è possibile eseguire il progetto in maniera rapida, strutturata e flessibile applicando il seguente



Esercizio 5

Una rete sequenziale sincrona è caratterizzata da quattro segnali di ingresso (X_3, X_2, X_1, X_0) e da un segnale di uscita (Z), tutti sincroni. In ogni intervallo di clock la rete riceve in ingresso una cifra decimale codificata in BCD (X₃ rappresenta il bit più significativo, X₀ il bit meno significativo). L'uscita della rete nel generico n-esimo intervallo di clock (Zⁿ) dipende dalle ultime cinque cifre applicate in ingresso (Nⁿ, Nⁿ⁻¹, Nⁿ⁻², Nⁿ⁻³, Nⁿ⁻⁴). In particolare Zⁿ=1 se e soltanto se N^{n-j+1}_{mod 5} \geq N^{n-j}_{mod 5'} j = 1, 3, N^{n-j+1}_{mod 5} \leq N^{n-j}_{mod 5'} j = 2, 4 (ovvero se Nⁿ \geq Nⁿ⁻¹ \leq Nⁿ⁻² \geq Nⁿ⁻³ \leq Nⁿ⁻⁴).



$$(X_{3} X_{2} X_{1} X_{0})^{n} \neq RC_{1} \neq RC_{1} = ((p_{2} p_{1} p_{0})^{n-j+1} + (p_{2} p_{1} p_{0})^{n-j})^{n-j} = ((p_{2} p_{1} p_{0})^{n-j+1} + (p_{2} p_{1} p_{0})^{n-j+1} + (p_{2} p_{1} p_{0})^{n-j})^{n-j} = ((p_{2} p_{1} p_{0})^{n-j+1} + (p_{2} p_{1} p_{0})^{n-j})^{n-j} + (p_{2} p_{1} p_{0})^{n-j} + (p_{2} p_{1} p_{0})^{n-j})^{n-j} = ((p_{2} p_{1} p_{0} p_{0})^{n-j} + (p_{2} p_{1} p_{0})^{n-j})^{n-j} + (p_{2} p_{1} p_{0})^{n-j} + (p_{2} p_{1} p_{0})^{n-j} + (p_{2} p_{0} p_{0})^{n-j})^{n-j} + (p_{2} p_{0} p_{0})^{n-j} + (p_{2} p_{0} p_{0})^{n-j} + (p_{2} p_{0} p_{0})^{n-j} + (p_{2} p_{0} p_{0} p_{0})^{n-j} + (p_{2} p_{0} p_{0} p_{0} p_{0} p_{0})^$$

$$(p_{2} p_{1} p_{0})^{n-j+1} \underbrace{\not}_{3} RC_{3} - (r_{j})^{n} = ((p_{2} p_{1} p_{0})^{n-j+1} \pounds (p_{2} p_{1} p_{0})^{n-j}) _{j \text{ pari } (2, 4)}$$



Ai fini della generazione del segnale di uscita non è necessario memorizzare via via i bit rappresentativi della proprietà (il resto della divisione per cinque) associata alle 4 cifre precedentemente applicate in ingresso e quindi procedere alle comparazioni. Si può più convenientemente memorizzare i bit relativi soltanto all'ultima cifra, confrontarli con quelli associati alla cifra attualmente in ingresso, e generare Z in base al risultato di tale confronto, unitamente al risultato dei tre precedenti analoghi confronti:



Quando i segnali di uscita $\underline{Z} = \{Z_1, Z_2, ..., Z_u\}$ di una rete sequenziale sincrona dipendono in ogni intervallo di clock dalle (o da una proprietà delle) ultime k configurazioni dei segnali di ingresso $\underline{X} = \{X_1, X_2, ..., X_i\}$ secondo relazioni che coinvolgono iterativamente ciascuna delle k-1 coppie di (proprietà di) configurazioni consecutive, è possibile eseguire il progetto in maniera rapida, strutturata e flessibile applicando il seguente



Esercizio 6

Una rete sequenziale sincrona è caratterizzata da sette segnali di ingresso $(X_6, X_5, X_4, X_3, X_2, X_1, X_0)$ e da un segnale di uscita (Z), tutti sincroni. In ogni intervallo di clock la rete riceve in ingresso un simbolo alfanumerico rappresentato secondo il codice ASCII (X_6 rappresenta il bit più significativo, X_0 il bit meno significativo). L'uscita della rete nel generico n-esimo intervallo di clock (Zⁿ) dipende dagli ultimi 5 simboli applicati in ingresso (X^n , X^{n-1} , X^{n-2} , X^{n-3} , X^{n-4}). In particolare Zⁿ deve valere 1 solo se tali simboli corrispondono a lettere maiuscole, diverse fra loro, ed in ordine alfabetico.



La soluzione in accordo al 3° modello introdotto nell'esercizio precedente (i=7, h=27, p=5, r=1, k=5, u=1)

$(X_{6}X_{5}X_{4}X_{3}X_{2}X_{1}X_{0})^{n} \neq RC_{1} \neq (p_{4}p_{3}p_{2}p_{1}p_{0})^{n}$







j=0,1,2,3,4

j=0,1,2,3,4

$$\frac{P^{n} \circ (p_{4} p_{3} p_{2} p_{1} p_{0})^{n}}{P^{n-1} \circ (p_{4} p_{3} p_{2} p_{1} p_{0})^{n-1} \frac{5}{5}} RC_{2} - L^{n} \ddot{U} L^{n-1}$$

Lⁿ $\mathbf{\ddot{U}}$ Lⁿ⁻¹ (coppia di lettere maiuscole in ordine alfabetico) se ($\underline{P}^n > \underline{P}^{n-1}$) & ($\underline{P}^n > 0$) & ($\underline{P}^{n-1} > 0$) ovvero se ($\underline{P}^n > \underline{P}^{n-1}$) & ($\underline{P}^{n-1} > 0$)







Ai fini della generazione del segnale di uscita non è necessario memorizzare il risultato dei singoli confronti e combinarli poi attraverso un operatore AND. Basta contarli !!!



La soluzione è immediatamente configurabile per qualunque valore di k (basta modificare la base del contatore (k-1) ed eventualmente il decoder). Rispetto alla soluzione precedente, la capacità di memoria richiesta si riduce da 5+(k-2) bit a 5+élog₂(k-1)ù bit. Quando il segnale di uscita Z di una rete sequenziale sincrona dipende in ogni intervallo di clock dalle (o da una proprietà delle) ultime k configurazioni dei segnali di ingresso $\underline{X} = \{X_1, X_2, ..., X_i\}$ secondo una relazione che coinvolge iterativamente ed identicamente ciascuna delle k-1 coppie di (proprietà di) configurazioni consecutive, è possibile eseguire il progetto in maniera rapida, strutturata e flessibile applicando il seguente



Esercizio 7

In un sistema di comunicazione seriale vengono trasferite una di seguito all'altra parole di 4 bit (I_1 , I_0 , C_1 , C_0) tramite un segnale binario sincrono X. In ogni parola i primi 2 bit I_1 , I_0 (bit di informazione) possono assumere una configurazione qualsiasi, mentre gli ultimi 2 bit C_1 , C_0 (bit di rilevazione di errore) sono calcolati dal trasmettitore in maniera tale da indicare, in binario, il numero di 1 presenti nell'ambito dei bit di informazione. Si progetti una rete sequenziale sincrona ad un ingresso (X) ed una uscita (E), in grado di attivare il segnale E in corrispondenza dell'intervallo di ricezione dell'ultimo bit di ogni parola non correttamente ricevuta; in ogni altro intervallo di clock il segnale E deve assumere il valore 0. Si identifichi:

• l'automa minimo della rete secondo il modello di Mealy;

• la realizzazione della rete mediante FF-JK e gate elementari.



Diagramma degli stati (modello di Mealy)



Tabella di flusso e tabella triangolare





stati distinguibili per almeno una configurazione d'ingresso

stati indistinguibili per ogni sequenza d'ingresso di lunghezza unitaria, ma distinguibili per almeno una sequenza d'ingresso di lunghezza superiore

Tabella di flusso non riducibile

Mappa di codifica e tabella delle transizioni



 $(y_1y_2y_3y_4)^{n+1}, Z^n$

Rete combinatoria di aggiornamento dello stato ...



 $J_1^n = (X'y_2y_4' + Xy_2y_3')^n \qquad J_2^n = (X'y_1y_4' + Xy_3' + Xy_1'y_4')^n$ $K_1^n = 1 \qquad K_2^n = (X'y_1'y_3 + Xy_4)^n$

... Rete combinatoria di aggiornamento dello stato



Rete combinatoria di uscita



 $Z^{n} = (y_{2}y_{3}y_{4} + Xy_{1}'y_{3}y_{4} + X'y_{1}y_{4})^{n}$





Espressioni delle variabili di stato interno futuro e di uscita in funzione delle variabili di stato interno presente e di ingresso:

$$y_{0}^{n+1} = X^{n}$$

$$y_{1}^{n+1} = ((y_{1} \text{ Å } (X y_{3}' y_{2})) (y_{1} (y_{2} + X y_{3}') + y_{3} y_{4})')^{n}$$

$$y_{2}^{n+1} = ((y_{2} \text{ Å } (X y_{3}')) (y_{1} (y_{2} + X y_{3}') + y_{3} y_{4})')^{n}$$

$$y_{3}^{n+1} = (y_{3} \text{ Å } y_{4})^{n}$$

$$y_{4}^{n+1} = (y_{4}')^{n}$$

$$Z^{n} = (y_{3} y_{4} ((y_{1} \text{ Å } y_{0}) + (y_{2} \text{ Å } X))^{n}$$

$$I$$

$$I$$

$$Tabella delle transizioni$$

Tabella delle transizioni



ciascuno stato è identificato con il valore decimale (0, 1, ..., 31) corrispondente alla relativa rappresentazione binaria (00000, 00001, ..., 11111):

Tabella di flusso

(in una forma, date le dimensioni, non del tutto convenzionale per motivi di disegno)

-		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
Х	0	1,0	2,0	3,0	0,0	5,0	6,0	7,0	0,1	9,0	10,0	11,0	0,1	1,0	2,0	3,0	0,1
	1	21,0	22,0	19,0	16,1	25,0	26,0	23,0	16,0	17,0	18,0	27,0	16,1	17,0	18,0	19,0	16,1

1,0 2,0 3,0 0,1 5,0 6,0 7,0 0,1 9,0 10,0 11,0 0,0 1,0 2,0 3,0 0,1 Х 21,022,019,016,125,026,023,016,117,018,027,016,117,018,019,016,0

Eventuali stati che contraddistinguono il comportamento della rete in transitorio devono essere rimossi dalla tabella di flusso prima di applicare l'algoritmo di riduzione.

stati irraggiungibili:





Tabella di flusso ridotta



È possibile ridurre ulteriormente e direttamente la tabella osservando che alcune **righe** sono **identiche**:

 $\{0,16\}\ \{3,27\}\ \{6,22\}\ \{11,19,23\}$

Gli **stati** corrispondenti sono pertanto **indistinguibili**.







Tabella triangolare

Tabella triangolare e tabella di flusso minima





stati distinguibili per almeno una configurazione d'ingresso

stati indistinguibili per ogni sequenza d'ingresso di lunghezza unitaria, ma distinguibili per almeno una sequenza d'ingresso di lunghezza superiore

> Tabella di flusso non riducibile

Diagramma degli stati

Diagramma degli stati



La rete in esame presenta, a regime, lo stesso comportamento di quella progettata nell'esercizio precedente !



Esercizio 9

Una rete sequenziale sincrona è caratterizzata da un segnale di ingresso (X) e da un segnale di uscita (Z), entrambi sincroni. Attraverso l'ingresso X la rete riceve serialmente, ed una di seguito all'altra, parole di 32 bit. Ogni parola, costituita da otto cifre decimali rappresentate secondo il codice BCD, identifica una data in termini di anno (A = {A_m A_c A_d A_u}), mese (M = {M_d M_u}) e giorno (G = {G_d G_u}). Le cifre identificative di ciascuna data sono ricevute secondo l'ordine G_d, G_u, M_d, M_u, A_m, A_c, A_d, A_u. I bit di ciascuna cifra sono ricevuti a partire da quello più significativo. La rete ha il compito di verificare per ciascuna data se l'anno è bisestile. Solo in tal caso, ed in corrispondenza dell'intervallo di ricezione dell'ultimo bit di una data, Z deve assumere il valore 1; in ogni altro intervallo di clock Z deve assumere il valore 0.

Un anno è bisestile se è divisibile per quattro, a meno che sia il primo anno di un secolo non multiplo di quattro:

 $(A_{mod 4} = 0)$ and not $((A_{mod 100} = 0)$ and $((A / 100)_{mod 4} ^{1} 0))$

ovvero:

 $((A_dA_u)_{mod 4} = 0)$ and $((A_d ^1 0) \text{ or } (A_u ^1 0) \text{ or } ((A_mA_c)_{mod 4} = 0))$

Per risolvere problemi di questo tipo si può applicare il modello introdotto nel precedente esempio: una rete di sincronizzazione (basata su un contatore opportunamente inizializzato e con base di conteggio B pari al numero di simboli per parola) provvede a partizionare in parole la sequenza di simboli applicati in ingresso; una rete di elaborazione (strutturata come macchina con ampiezza di memoria finita) svolge il compito di gestire ciascuna parola.



Zⁿ può valere 1 solo se $Z_c^n = 1$, cioè quando il simbolo X^n in ingresso è per ipotesi l'ultimo di una parola. Corrispondentemente il registro a scorrimento rende disponibili in uscita ordinatamente i precedenti simboli di una parola (o tutti quelli significativi ai fini del calcolo di Zⁿ): $Q_1^n = X^{n-1}$, $Q_2^n = X^{n-2}$, ..., $Q_{B-1}^n = X^{n-B+1}$. Il problema da risolvere è ora combinatorio !!!
Nel caso specifico basta selezionare un contatore ² 32 ed un registro a scorrimento di soli 12 bit, poiché né i quattro bit di G_d, G_u, M_d, M_u, né i tre bit più significativi di A_m intervengono nella relazione di ingresso-uscita della rete combinatoria :

$$Z_{RC} = A_{u0}' (A_{u1} \mathring{A} A_{d0})' (A_{u1} + A_{u2} + A_{u3} + A_{d0} + A_{d1} + A_{d2} + A_{d3} + A_{c0}' (A_{c1} \mathring{A} A_{m0})')$$



Facendo riferimento ai modelli già discussi a proposito delle macchine con ampiezza di memoria finita, è possibile identificare una soluzione più efficiente, che evita di replicare inutilmente le due reti combinatorie $RC_1 e RC_2$, e nel contempo permette di ridurre la capacità di memoria richiesta (58.3 %).



Esercizio 10

Una rete sequenziale sincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z), tutti sincroni rispetto al clock della rete stessa. Attraverso l'ingresso X la rete riceve serialmente parole di k bit. Il segnale E, attivo (valore logico 1) per k intervalli di clock, segnala la fase di ricezione di ciascuna parola. L'uscita Z della rete può assumere il valore logico 1 soltanto in corrispondenza dell'intervallo di clock immediatamente successivo a quello di ricezione dell'ultimo bit di ciascuna parola, e ciò se la parola comprende almeno tre 1 consecutivi, ma non due 0 consecutivi. Si identifichi:

- l'automa minimo della rete secondo il modello di Mealy;
- la realizzazione della rete con FF-JK e gate elementari.



Diagramma degli stati (modello di Mealy)

Il diagramma degli stati può essere costruito a partire dalla situazione in cui si trova ad operare la rete allorché in attesa di una parola da elaborare (E=0, X=-, Z=0).



Supponiamo ora che, quando E si attiva, la parola in ingresso presenti subito la sequenza desiderata, ovvero che X assuma il valore 1 per (almeno) tre intervalli di clock consecutivi.



Supponiamo ora che, quando E si attiva, la parola in ingresso presenti subito la sequenza indesiderata, ovvero che X assuma il valore O per due intervalli di clock consecutivi. In tal caso i successivi valori di X nell'ambito di una parola risultano ininfluenti.





Presenza della sequenza desiderata/indesiderata:



Supponiamo ora che nella parola in corso di elaborazione non sia stata ancora rilevata né la sequenza desiderata, né quella indesiderata, e che tale situazione venga confermata dai successivi simboli applicati in ingresso. Se dopo uno (stato B) o due 1 consecutivi (stato C) si presenta il simbolo 0, da tali stati occorre transitare nello stato E. Se dopo uno 0 (stato E) si presenta il simbolo 1, da tale stato occorre transitare nello stato B.



Supponiamo ora che nella parola in corso di elaborazione sia stata rilevata la sequenza desiderata, ma non ancora quella indesiderata. A fronte di un primo 0, dallo stato D occorre transitare in un nuovo stato G (non in E!). Da G si transiterà poi in D o in F a seconda che il successivo simbolo sia 1 o ancora 0, rispettivamente.





Presenza della sequenza desiderata/indesiderata:





Occorre infine prevedere, quando E si disattiva, il rientro nello stato di attesa A. II valore da attribuire corrispondentemente all'uscita Z discende immediatamente, per ogni stato, dal significato associato allo stato stesso.





Presenza della sequenza desiderata/indesiderata:





Tabella di flusso

	ΕX					
_	00	01	11	10		
А	A,0	A,0	B,0	E,0		
В	A,0	A,0	C,0	E,0		
С	A,0	A,0	D,0	E,0		
D	A,1	A,1	D,0	G,0		
E	A,0	A,0	B,0	F,0		
F	A,0	A,0	F,0	F,0		
G	A,1	A,1	D,0	F,0		

tabella non riducibile

Tabella delle transizioni

$(y_1y_2y_3 \setminus EX)^n$	00	01	11	10
A ≞ 000	000,0	000,0	001,0	100,0
B ≡ 001	000,0	000,0	010,0	100,0
D ≡ 011	000,1	000,1	011,0	111,0
C≡010	000,0	000,0	011,0	100,0
E≡100	000,0	000,0	001,0	101,0
F≡101	000,0	000,0	101,0	101,0
G≡111	000,1	000,1	011,0	101,0
110	,-	,-	,-	,-
		(n+1) $n = 1$		

 $(y_1y_2y_3)^{n+1}, Z^n$

Rete combinatoria di uscita



Rete combinatoria di aggiornamento dello stato

					(
	10	11	01	00	$(y_1y_2y_3 EX)^n$
$J_1^n = (E X')^n$ $K_1^n = (E' + y_3' X + y_2)$	1	0	9	0	A ≡ 000
	1	0	0	0	B ≡ 001
	1	U	0	0	D ≡ 011
	1	0	0	0	C≡010
	1	0	0	0	E≡100
similmente	1	1	0	0	F≡101
	1	Ũ	U	0	G≡111
$J_2^{-1}, K_2^{-1}, J_3^{-1}, K_3^{-1}$		->>		/	110
-			y_1^{n+1}		

<mark>)</mark>n

Alternativa alla realizzazione precedente (RS_a), è la seguente (RS_a') che deriva dall'applicazione del:

Principio di decomposizione: una rete sequenziale con N stati può essere decomposta in due reti sequenziali più semplici con N₁ e N₂ stati rispettivamente (N₁ < N, N₂ < N, N₁ ⁻ N₂ ³ N).



Il diagramma degli stati dei 2 riconoscitori di sequenza per la realizzazione della rete secondo il modello RS_a'



L'applicazione del principio di decomposizione consente non solo di semplificare e meglio strutturare il progetto, ma anche di riutilizzarne parti a fronte di eventuali variazioni delle specifiche.

Se, ad esempio, la specifica di progetto dovesse variare, prevedendo che l'uscita Z si attivi qualora una parola contenga non più (a) solo la sequenza 111 e non la sequenza 00, bensì (b) entrambe le sequenze, oppure (c) una qualunque delle due, la soluzione RS_a' precedentemente identificata applicando il principio di decomposizione sarebbe ampiamente riutilizzabile, essendo sufficiente modificare soltanto la rete combinatoria di uscita:



L'approccio convenzionale al contrario non consente il riutilizzo della soluzione RS_a ai fini della realizzazione delle nuove reti RS_b e RS_c.

I diagrammi degli stati per le reti RS_b e RS_c (... e RS_a)





La corrispondenza tra gli stati di RS₁' e RS₂' e gli stati di RS_a (o di RS_b o di RS_c)



L'applicazione del principio di decomposizione, ovvero la strutturazione di una rete in sottoreti più semplici opportunamente interconnesse, in generale non è univoca.

Si potrebbe infatti adottare anche il seguente modello, che prevede due sottoreti sequenziali contraddistinte da funzionalità più ortogonali rispetto al modello precedente:



G

La rete di riconoscimento delle sequenze (RS"₁)

Tale rete ha il compito di attivare Z' o Z'' ogni qualvolta rileva in una parola la stringa 111 o 00, rispettivamente. Il comportamento della rete è invariante rispetto alla regola (a, b, c) di elaborazione delle sequenze selezionate.



Le reti di elaborazione delle sequenze (RS"_{2a (b, c)})

Tali reti hanno il compito di generare il segnale di uscita Z in accordo alla assegnata regola di gestione delle due sequenze. Il comportamento delle reti non dipende dalle sequenze selezionate.



Le reti di elaborazione delle sequenze (RS"_{2a (b, c)})



La corrispondenza tra gli stati di RS"₁ e RS"_{2a} (o RS"_{2b} o RS"_{2c}) e gli stati di RS_a (o RS_{2b} o RS_{2c})

